## (19) **日本国特許庁(JP)**

# (12) 特許公報(**B2)**

(11)特許番号

特許第5864204号 (P5864204)

(45) 発行日 平成28年2月17日(2016.2.17)

(24) 登録日 平成28年1月8日(2016.1.8)

(51) Int.Cl.			F 1		
HO1L	31/10	(2006.01)	HO1L	31/10	Α
HO1L	27/146	(2006.01)	HO1L	27/14	A
GO 1 J	1/02	(2006.01)	GO1J	1/02	Q

請求項の数 5 (全 37 頁)

(21) 出願番号 特願2011-230991 (P2011-230991) (22) 出願日 平成23年10月20日 (2011.10.20) (65) 公開番号 特開2013-89873 (P2013-89873A) (43) 公開日 平成25年5月13日 (2013.5.13) 審査請求日 平成26年10月16日 (2014.10.16) ||(73)特許権者 306033715

ブレインビジョン株式会社 東京都板橋区成増3-46-8

(73) 特許権者 000002303

スタンレー電気株式会社

東京都目黒区中目黒2丁目9番13号

|(73)特許権者 311015551

カエレステ シーブイビーエー ベルギー王国、 2600 アントワープ 、 ジェネラル カピアモントストラット

1 1

(74)代理人 100087000

弁理士 上島 淳一

最終頁に続く

### (54) 【発明の名称】受光素子

## (57)【特許請求の範囲】

### 【請求項1】

P型不純物濃度が  $1 \times 1$  0 1 4 / c m 3 以上の半導体基板上に P型不純物濃度が  $3 \times 1$  0 1 2 乃至  $5 \times 1$  0 1 4 / c m 3 のエピタキシャル層を 4 乃至 3 0  $\mu$  m の厚さに積層し、前記エピタキシャル層上に P型不純物濃度が  $3 \times 1$  0 1 4 乃至  $2 \times 1$  0 1 8 / c m 3 の表面ドープ層を積層し、

前記表面ドープ層に、前記エピタキシャル層の上面に達するようにN型ウェルを分離して形成することにより、少なくとも6個以上のPN接合ダイオードを分離して形成し、

前記少なくとも<u>6</u>個以上のPN接合ダイオードのなかで少なくとも<u>3</u>個以上のPN接合ダイオードに電圧を印加して、前記エピタキシャル層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、

前記少なくとも<u>6</u>個以上のPN接合ダイオードのなかで前記変調電位印加ダイオードと重複しない少なくとも<u>3</u>個以上のPN接合ダイオードは、前記エピタキシャル層で生成された光電子を回収する光電子回収ダイオードとし、

前記変調電位印加ダイオードと前記光電子回収ダイオードとを、前記変調電位印加ダイ オードおよび前記光電子回収ダイオードの配置位置が、点対称または線対称となるように 、それぞれ交互に平面状に配置し、

前記変調電位印加ダイオードへそれぞれ印加する電圧の移動を変化させて前記エピタキシャル層内の静電ポテンシャルの勾配を制御し、光の照射により前記エピタキシャル層で生成された光電子の前記光電子回収ダイオードへの移動を制御する

ことを特徴とする受光素子。

#### 【請求項2】

請求項1に記載の受光素子において、

前記光電子回収ダイオードはそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷ー電圧変換を行う

ことを特徴とする受光素子。

#### 【請求項3】

請求項1または2のいずれか1項に記載の受光素子において、

前記変調電位印加ダイオードと前記光電子回収ダイオードとがそれぞれ交互に、かつ、 点対称あるいは線対称となるよう平面状に配置された構成を第1の構成とし、前記表面ド 一プ層上において、前記第1の構成を含む第2の構成が、縦方向および横方向に複数配列 し、

隣り合う前記第2の構成では、前記第1の構成の鏡像配列が形成される ことを特徴とする受光素子。

#### 【請求項4】

請求項1、2または3のいずれか1項に記載の受光素子において、

前記変調電位印加ダイオードに印加する電圧は、前記半導体基板の基板電圧を基準として、-0.6乃至+15Vの電圧範囲の直流電圧、-0.6乃至+15Vの電圧範囲のパルス電圧、-0.6乃至+15Vの電圧範囲の交流電圧であり、

前記光電子回収ダイオードは、前記半導体基板の基板電圧を基準として、+1乃至+5 Vの電圧範囲に初期化される

ことを特徴とする受光素子。

#### 【請求項5】

請求項1、2、3または4のいずれか1項に記載の受光素子において、

表面光照射または裏面光照射による光を受光する

ことを特徴とする受光素子。

【発明の詳細な説明】

## 【技術分野】

# [0001]

本発明は、受光素子に関し、さらに詳細には、固体撮像素子などの撮像素子を構成する 受光素子として用いて好適な受光素子であって、特に、半導体層により形成された受光素 子に関する。

#### 【背景技術】

## [0002]

従来より、TOF(Time of flight)法(光飛行時間計測法)や蛍光寿命観察法などの原理に基づき、強度変調した光を観察対象物に照射し、当該観察対象物からの反射光や蛍光などを受光しつつ位相復調しうる撮像素子を構成するための受光素子が知られている。

## [0003]

こうした受光素子として、例えば、様々な構造の半導体素子が提案されており、具体的には、米国特許第7564022号公報に開示された受光素子などが知られている。

## [0004]

ここで、米国特許第7564022号公報に開示された受光素子について説明すると、この受光素子は、半導体基板内において、変調電位で生じる静電ポテンシャルを与えるダイオードと当該半導体基板内で生成した光電子を回収するダイオードとを一対にして設けた構造を備えている。

#### [0005]

ここで、図1には、米国特許第7564022号公報に開示された受光素子の構造を説明するための断面構造説明図が示されている。

10

20

30

3

40

10

20

30

40

50

#### [0006]

この図1に示す米国特許第7564022号公報に開示された受光素子10は、P型不純物濃度が中程度の半導体基板11上に、P型不純物濃度が非常に低いエピタキシャル層12とP型不純物濃度が低い表面ドープ層13とを順次積層して形成されている。

### [0007]

そして、表面ドープ層13の2箇所の領域に、エピタキシャル層12の上面に達するように通常のN型ウェルを形成する濃度のN型領域14、15をそれぞれ互いを分離して形成する。

## [0008]

さらに、N型領域 1 4、 1 5 の表面に、電気的接続を得るための高濃度 N型拡散領域 1 6、 1 7 をそれぞれ形成する。

#### [0009]

この高濃度N型拡散領域16、17は、受光素子10の表面のP型の表面ドープ層13 にPN接合し、PN接合ダイオードのカソードとして機能する。

## [0010]

ここで、PN接合ダイオードのアノードは、受光素子10の表面のP型の表面ドープ層13、エピタキシャル層12および半導体基板11であり、エピタキシャル層12は僅かな正電位で空乏層が広がるように不純物濃度を非常に低くしておく。

## [0011]

そして、PN接合ダイオードの一方のダイオード(本明細書においては、「変調電位印加ダイオードD1」と称する。)の高濃度N型拡散領域16には、パルス発振器18を接続し、受光素子10に変調電位で生じる静電ポテンシャルを与える。

## [0012]

なお、図1においては、パルス発振器18により0Vを印加した際の変調電位で生じる 静電ポテンシャルの谷を符号P1により概念的に示し、また、パルス発振器18により5 Vを印加した際の変調電位で生じる静電ポテンシャルの谷を符号P2により概念的に示し ている(図1において、符号P1、P2で示す破線の領域を参照する。)。

## [0013]

即ち、符号P1、P2ならびに後述する符号P3、P5、P6、P7、P8、P9、P10、P11、P12、P13、P14、P15、P16などで示す破線曲線は、静電ポテンシャルの等電位線を示すものであって、当該等電位線が変調電位印加ダイオードD1や後述する光電子回収ダイオードD2を囲む内側の領域では静電ポテンシャルが低く、静電ポテンシャルが落ち込んだ谷を形成しているものである。

# [0014]

また、PN接合ダイオードの他方のダイオード(本明細書においては、「光電子回収ダイオードD2」と称する。)の高濃度N型拡散領域17には、リセットトランジスタ19を接続する。なお、符号21は、トランジスタ19を駆動するためのパルス発振器であり、リセットトランジスタ19とパルス発振器21とにより、リセット回路が構成される。

## [0015]

このリセットトランジスタ19により、初期値として固定された電圧(図1では2Vある。)を印加し、受光素子10で発生した光電子を一定の静電ポテンシャル(図1では、この静電ポテンシャルの谷を符号P3により概念的に示している。)で吸引して回収し、高インピーダンス増幅器である増幅器20でその信号を増幅して出力として得るようになされている(図1において、符号P3で示す破線の領域を参照する。)。

# [0016]

ここで、パルス発振器 1 8 により変調電位として 0 V を変調電位印加ダイオード D 1 に 印加した状態では、受光素子 1 0 内部の電子を吸引する主な力である静電ポテンシャルは 弱く (符号 P 1 を参照する。)、リセットトランジスタ 1 9 により 2 V の電位で初期化され、1 V 程度までに保たれた光電子回収ダイオード D 2 の静電ポテンシャル (符号 P 3 を 参照する。)が優位であるので、受光素子 1 0 内で発生した光電子の大半は光電子回収ダ

イオードD2に到達する。

#### [0017]

一方、パルス発振器 1 8 により変調電位として 5 V を変調電位印加ダイオード D 1 に印加した状態では、受光素子 1 0 内部の電子を吸引する力である静電ポテンシャルはより強くなって広範囲に拡がり(符号 P 2 を参照する)、光電子回収ダイオード D 2 の静電ポテンシャル(符号 P 3 を参照する)は優位でないので、受光素子 1 0 内で発生した光電子の大半は光電子回収ダイオード D 2 に到達できず、変調電位印加ダイオード D 1 に到達して消滅する。

## [0018]

このように、変調電位印加ダイオードD1に印加する電位が高いほど、光電子回収ダイオードD2に到達できる電子は減少し、出力信号に対する寄与は少なくなる。

## [0019]

即ち、変調電位印加ダイオードD1に印加する印加電圧を制御することにより、受光素子10内部の電子を吸引する力である静電ポテンシャルの勾配を制御して、受光素子10の光電変換効率を変調することができる。

## [0020]

ここで、この受光素子10内にできる静電ポテンシャルは非常に高速な物理現象であるので、パルス発振器18は非常に高周波での変調が可能である。

#### [0021]

例えば、図1に示す受光素子の構造全体が $10\sim20\mu$ mの大きさである場合には、静電ポテンシャルに従う電子の走行時間も非常に高速なため、変調周波数としては数100MHz程度まで印加することができる。

## [0022]

また、図1に示す受光素子10は、構造が簡単なために高密度化が容易であり、安価に 所望の画素数の撮像素子を製造することができる。

## [0023]

なお、図1に示す受光素子10は、原理的に受光面に照射された光で生成された電子の 一部を変調電位印加ダイオードD1に回収させて破棄するため、光の利用効率は低い。

#### [0024]

従って、図1に示す受光素子10を実装する場合には、構造が単純であることを利用して開口率 (フィルファクター)を向上させるなどして、光の利用効率が低い欠点を補うようにすればよい。

## [0025]

しかしながら、この一見すると不利益と思われる一部電子の破棄は、迷走電子の減少などの効果があるので、実用上は有利な特徴となる場合もある。

#### [0026]

ここで、図2には、図1に示す受光素子10のA矢視図(平面構造説明図)が示されている。

## [0027]

なお、変調電位印加ダイオードD1と光電子回収ダイオードD2との2つのPN接合ダイオードを構成するN型領域14、15 および高濃度N型拡散領域16、17の平面視における形状は任意であるが、説明を簡易にして理解を容易にするために、平面視における形状が正方形であるものとして説明する。

## [0028]

また、図示を簡易にして理解を容易するために、リセットトランジスタ19とパルス発振器21とにより構成されるリセット回路の図示は省略した。

#### [0029]

受光素子10において、変調電位印加ダイオードD1への印加電位で生じる静電ポテンシャルの広がりは、印加電位とエピタキシャル層12のP型不純物濃度となどに影響されるものであるが、印加電位の平方根に比例して広がる距離は長くなる。

10

20

30

40

#### [0030]

こうした静電ポテンシャルは連続的であるが、図示の都合上、上記において説明したように、図2において破線で示す円(符号P1、符号P2、符号P3を参照する。)は、ある値の静電ポテンシャルの等電位線を描いたことに対応するものである。

### [0031]

また、図2における小さい破線円P1は、実際には変調電位印加ダイオードD1を構成するPN接合ダイオードの形状に依存し、図2の例においては正方形の歪みを受けものであるが、ここでは原理説明の便宜上、単純な円形状で図示するものとする。

## [0032]

ここで、上記において説明した米国特許第7564022号公報に開示された受光素子の作動について検討すると、この受光素子は正しく動作し、かつ、TOF画像の取得が可能であることが、本願発明者による実験によって確認された。

#### [0033]

しかしながら、この米国特許第7564022号公報に開示された受光素子によれば、同時に取得できる変調光に対する復調結果が1位相であるため、複数回の走査で得られる複数の位相画像から距離の計算を行なう必要があるので、画像取得に時間がかかり、かつ、画像取得のための演算に大容量の画像メモリが必要である上、移動する被写体の測定に際しては誤差が生じるなどの問題点があった。

#### [0034]

換言すれば、米国特許第7564022号公報に開示された受光素子のように、位相復調に用いられる構造が単純な従来の受光素子は、同時には単一位相の検出のみが可能であって、多位相の同時検出ができないという問題点があった。

## [0035]

一方、多位相を同時検出できる従来の受光素子は、構造が複雑となるとともに、比較的小さな撮像素子を構成する際には高解像度を得るほどの密度に実装することができないという問題点があり、さらには、安価に製造できる汎用の半導体プロセスでの製造に適さないという問題点もあった。

# 【先行技術文献】

#### 【特許文献】

### [0036]

【特許文献1】米国特許第7564022号公報

#### 【発明の概要】

【発明が解決しようとする課題】

## [0037]

本発明は、上記したような従来の技術の有する種々の問題点に鑑みてなされたものであり、その目的とするところは、複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造に適した受光素子を提供しようとするものである。

## 【課題を解決するための手段】

## [0038]

上記目的を達成するために、本発明は、P型半導体基板上にPN接合ダイオードを形成して構成し、安価に製造できる汎用の半導体製造プロセスで容易に製造が可能な単純な構造でありながら、多位相の検出が可能な受光素子を実現したものである。

### [0039]

そして、この本発明による受光素子は、P型半導体基板上におけるPN接合ダイオードの配置方法や、当該配置方法に適したPN接合ダイオードの駆動方法などを示すものである。

## [0040]

即ち、本発明は、TOF法や蛍光寿命観察法などの原理に基づき、強度変調した光を観

10

20

30

30

察対象物に照射し、当該観察対象物からの反射光や蛍光などを受光しつつ位相復調しうる 撮像素子を構成する際に用いて好適な受光素子の構造を開示し、また、多位相の同時復調 が可能な当該受光素子の駆動方法を開示し、高感度、高解像度の高速撮像素子の製造を可 能にしたものである。

## [0041]

そして、本発明による受光素子により構成された撮像素子においては、従来より計算処理が容易になり、動きのある観察対象での計測精度も向上する。

#### [0042]

こうした本発明は、P型不純物濃度が1×10<sup>14</sup>/cm<sup>3</sup>以上の半導体基板上にP型 不純物濃度が  $3 \times 1$  0  $^{1}$   $^{2}$  乃至  $5 \times 1$  0  $^{1}$   $^{4}$  / c m  $^{3}$  のエピタキシャル層を 4 乃至 3 0  $\mu$ mの厚さに積層し、 上記エピタキシャル層上にP型不純物濃度が3×10<sup>14</sup>乃至2×  $10^{18}$  / c m  $^3$  の表面ドープ層を積層し、上記表面ドープ層に、上記エピタキシャル層 の上面に達するように N型ウェルを分離して形成することにより、少なくとも 6 個以上の PN接合ダイオードを分離して形成し、上記少なくとも6個以上のPN接合ダイオードの なかで少なくとも3個以上のPN接合ダイオードに電圧を印加して、上記エピタキシャル 層内の静電ポテンシャルを変調する変調電位印加ダイオードとし、上記少なくとも 6 個以 上のPN接合ダイオードのなかで上記変調電位印加ダイオードと重複しない少なくとも3 個以上のPN接合ダイオードは、上記エピタキシャル層で生成された光電子を回収する光 電子回収ダイオードとし、上記変調電位印加ダイオードと上記光電子回収ダイオードとを 、上記変調電位印加ダイオードおよび上記光電子回収ダイオードの配置位置が、点対称ま たは線対称となるように、それぞれ交互に平面状に配置し、上記変調電位印加ダイオード へそれぞれ印加する電圧の移動を変化させて上記エピタキシャル層内の静電ポテンシャル の勾配を制御し、光の照射により上記エピタキシャル層で生成された光電子の上記光電子 回収ダイオードへの移動を制御するようにしたものである。

#### [0043]

また、本発明は、上記光電子回収ダイオードはそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷 - 電圧変換を行うようにしたものである。

#### [0044]

また、本発明は、上記変調電位印加ダイオードと上記光電子回収ダイオードとがそれぞれ交互に、かつ、点対称あるいは線対称となるよう平面状に配置された構成を第1の構成とし、上記表面ドープ層上において、上記第1の構成を含む第2の構成が、縦方向および横方向に複数配列し、隣り合う上記第2の構成では、上記第1の構成の鏡像配列が形成されるようにしたものである。

## [0046]

また、本発明は、上記変調電位印加ダイオードに印加する電圧が、上記半導体基板の基板電圧を基準として、一0.6乃至+15Vの電圧範囲の直流電圧、一0.6乃至+15Vの電圧範囲の交流電圧であり、上記光電子回収ダイオードが、上記半導体基板の基板電圧を基準として、+1乃至+5Vの電圧範囲に初期化されるようにしたものである。

## [0047]

ここで、変調電位印加ダイオードに印加する電圧は、光電子回収ダイオードの初期化電圧に対して、低い側では 1 V 以上低い電圧であり、高い側では 1 V 以上高い電圧であることが好ましい(例えば、光電子回収ダイオードの初期化電圧が 2 V であるとすれば、変調電位印加ダイオードの印加電圧は、低い側で 0 V であり、高い側で 4 V などとすればよい。)。

## [0048]

また、本発明は、表面光照射または裏面光照射による光を受光するようにしたものである。

## 【発明の効果】

50

10

20

30

#### [0049]

本発明は、以上説明したように構成されているので、複数位相の同時復調を行うことができ、かつ、素子構造が単純であって、比較的小さな撮像素子を構成する際にも高解像度を得ることができるほどの密度に実装することが可能であり、しかも安価に製造できる汎用の半導体製造プロセスでの製造に適した受光素子を提供することができるという優れた効果を奏する。

## 【図面の簡単な説明】

[0050]

【図1】図1は、米国特許第7564022号公報に開示された受光素子の構造を説明するための断面構造説明図である。

10

20

- 【図2】図2は、図1に示す受光素子のA矢視図(平面構造説明図)であり、リセット回路の図示は省略して示す。
- 【図3】図3は、本発明による受光素子の実施の形態の一例の平面構造説明図(図2に相当する図面であるが、パルス発振器の図示は省略している。)である。
- 【図4】図4は、本発明による受光素子の実施の形態の他の例の平面構造説明図(図3に相当する図面である。)である。
- 【図5】図5は、本発明による受光素子の動作を説明するための説明図である。
- 【図6】図6は、本発明による受光素子の動作を説明するための説明図である。
- 【図7】図7は、図3に示す本発明による受光素子の構成を基本単位として、これら基本単位が多数縦横に配列するようにした受光素子の構成例を示す説明図である。

- 【図8】図8は、本発明による受光素子の動作を説明するための説明図である。
- 【図9】図9は、本発明による受光素子の動作を説明するための説明図である。
- 【図10】図10(a)は、印加電圧V1、V2、V3、V4のうちのいずれか一つに光電子回収ダイオードの初期化電圧より1V以上高い電圧である電圧VPHのパルス電圧を印加する場合の時系列を示したタイミングチャートであり、また、図10(b)は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
- 【図11】図11は、本発明による受光素子の光感度領域の説明図である。
- 【図12】図12(a)は、印加電圧V1、V2、V3、V4のうちのいずれか一つに光電子回収ダイオードの初期化電圧より1V以上高い電圧である電圧VPHのパルス電圧を印加する場合の時系列を示したタイミングチャートであり、また、図12(b)は、光電子回収ダイオードの受光効率を示すタイミングチャートである。

30

- 【図13】図13(a)は、印加電圧V1、V2、V3、V4として光電子回収ダイオードの初期化電圧より1V以上高い電圧である電圧VPHの正弦波電圧を印加する場合の時系列を示したタイミングチャートであり、また、図13(b)は、光電子回収ダイオードの受光効率を示すタイミングチャートである。
- 【図14】図14は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。
- 【図15】図15は、本発明による受光素子を集積回路とする場合のレイアウト例を示す 説明図である。
- 【図16】図16(a)は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図であり、また、図16(b)は、印加電圧の印加のタイミングと光電子回収ダイオードの受光効率とのタイミングチャートである。

【図17】図17(a)(b)(c)は、本発明による受光素子を集積回路とする場合のレイアウト例を示す説明図である。

【発明を実施するための形態】

#### [0051]

以下、添付の図面を参照しながら、本発明による受光素子の実施の形態の一例について 詳細に説明する。

### [0052]

なお、米国特許第7564022号公報においては、米国特許第7564022号公報

50

に開示された受光素子10のエピタキシャル層12のP型不純物濃度についての示唆を開示はしているが、表面ドープ層13のP型不純物濃度については具体的な開示がなされていない。

## [0053]

本願発明者は、実験や数値計算などを通じて鋭意検討を重ねた結果、表面ドープ層13のP型不純物濃度について、好ましい動作が得られる好ましい濃度範囲を見出し、本発明を完成させたものである。

### [0054]

具体的には、P型ドープ領域である表面ドープ層13が存在しない場合には、変調電圧 印加ダイオードD1と光電子回収ダイオードD2との間に電子の直接移動による大きなリ ーク電流が生じ、電子の蓄積動作が行なえない。

#### [0055]

また、P型ドープ領域である表面ドープ層 130 P型不純物濃度が  $2 \times 10^{18}$   $\angle$  c m  $^3$  以上の場合には、エピタキシャル層 12 での静電ポテンシャルが十分に広がらず、所望の領域での電子移動速度が所望の速度に達しない。

#### [0056]

さらに、エピタキシャル層 1 2 0 P 型不純物濃度が  $5 \times 1$  0 1 4 / c m 3 以上の場合には、空乏層の深さが所望の深さよりも浅くなり、受光素子の用途として多用される近赤外線での感度が著しく低下する。

## [0057]

上記したような検討を重ねた結果、本願発明者は、受光素子を構成する各層の P 型不純物濃度範囲について、エピタキシャル層 12の P 型不純物濃度範囲は  $3\times10^{12}$  乃至  $5\times10^{14}$  / c m 3 であり、 P 型ドープ領域である表面ドープ層 13 の P 型不純物濃度範囲は  $3\times10^{14}$  乃至  $2\times10^{18}$  / c m 3 であり、半導体基板 11 の P 型不純物濃度範囲は  $1\times10^{14}$  / c m 3 以上であることが好ましことを見出した。

## [0058]

#### [0059]

以下、上記した本願発明者による知見、即ち、上記したP型不純物濃度での実験ならびに数値計算の考察結果を元に、本発明による受光素子の詳細について説明する。

## [0060]

なお、以下の説明においては、本発明による受光素子を表面照射型素子、即ち、表面ドープ層 1 3 側からの光の照射である表面光照射による光を受光する受光素子として構成する場合について説明する。

## [0061]

ここで、図3には、本発明による受光素子の実施の形態の一例の平面構造説明図(図2 に相当する図面であるが、パルス発振器18の図示は省略している。)が示されている。

## [0062]

なお、図3に示す本発明による受光素子100の断面構造については、パルス発振器やリセット回路を含めて図1に示す受光素子10の断面構造に準ずるので、その図示について図1を参照することにより省略する。

## [0063]

また、図3以降に示す各図において、図1ならびに図2に示す受光素子と同一または相当する構成については、図1ならびに図2において用いた符号と同一の符号を用いて示すことにより、その詳細な構成ならびに作用の説明は省略する。

#### [0064]

本発明による受光素子100の構造と従来の受光素子10の構造とを比較すると、従来の受光素子10においては一対の変調電位印加ダイオードD1と光電子回収ダイオードD2とが設けられているのに対し、本発明による受光素子100においては、四対の変調電

10

20

30

40

位印加ダイオードD1と光電子回収ダイオードD2とが、各PN接合ダイオード毎に互い に分離して設けられている点で異なる。

## [0065]

そして、本発明による受光素子100においては、これら四対の変調電位印加ダイオードD1と光電子回収ダイオードD2とを、対称的にそれぞれを交互に配置している。

## [0066]

この受光素子100においては、半導体基板11のP型不純物濃度を $1 \times 10^{14}$  / c m  $^3$  以上とし、エピタキシャル層12のP型不純物濃度を $3 \times 10^{12}$  乃至 $5 \times 10^{14}$  / c m  $^3$  の範囲とし、表面ドープ層13のP型不純物濃度を $3 \times 10^{14}$  乃至 $2 \times 10^{18}$  / c m  $^3$  の範囲とした。

#### [0067]

上記した実施の形態においては、エピタキシャル層 12 の厚さ T は、 4 乃至 30  $\mu$  mの範囲としたが、厚さ T は、受光素子 10 0 を近赤外線用として用いる場合には 10  $\mu$  m以上が好ましく、また、受光素子 10 0 を可視光用として用いる場合には 10  $\mu$  m以下で十分であり、どちらの場合も不純物濃度は薄い方が感度はよい。

#### [0068]

なお、半導体基板 1 1 の P 型不純物濃度は、接地電圧がしっかりする濃度である必要があるが、  $1\times1$  0  $^1$   $^4$  / c m  $^3$  以上であるならば問題はない。例えば、  $1\times1$  0  $^1$   $^4$  / c m  $^3$  乃至  $1\times1$  0  $^2$   $^0$  / c m  $^3$  程度が好ましく、  $1\times1$  0  $^1$   $^8$  / c m  $^3$  程度がより好ましい。

## [0069]

なお、説明の便宜上、この図3に示す受光素子100において変調電位印加ダイオード D1あるいは光電子回収ダイオードD2として動作する8個のPN接合ダイオードについて、それぞれ符号101、102、103、104、105、106、107、108を付するものとする。

## [0070]

上記した8個のPN接合ダイオードのなかで、変調電位印加ダイオードD1として動作するのは、符号101、103、105、107で示す4個のPN接合ダイオードである

### [0071]

# [0072]

なお、パルス発振器18は、低い側の電圧VPLと高い側の電圧VPHの電圧パルスを出力し、例えば、電圧VPLは一0.6乃至+0.5 Vであり、また、電圧VPHは4V乃至15 Vである。ただし、電圧VPL、電圧VPHは、半導体の不純物濃度や光電子回収ダイオードD2の初期化電圧あるいは後述する本発明による受光素子の幾何学的構造などに関連して最適値が存在するので、当該最適値に調整することが好ましい。

## [0073]

一方、上記した 8 個の P N 接合ダイオードのなかで、光電子回収ダイオード D 2 として動作するのは、符号 1 0 2 、 1 0 4 、 1 0 6 、 1 0 8 で示す 4 個の P N 接合ダイオードである。

## [0074]

これら 4 個の光電子回収ダイオード 1 0 2 、 1 0 4 、 1 0 6 、 1 0 8 には、それぞれ増幅器 2 0 が接続され、それぞれの増幅器 2 0 から符号 5 1 、 5 2 、 5 3 、 5 4 で示す出力信号が出力される。

# [0075]

なお、これらの光電子回収ダイオード102、104、106、108は、リセットトランジスタ19により一定電圧に初期化されるものであり、この実施の形態においては、

10

20

30

40

一定電圧として2Vに初期化されるものとする。

#### [0076]

即ち、この受光素子100においては、平面視において正方形の領域である表面ドープ層13において、当該正方形の四隅にそれぞれ変調電位印加ダイオード101、103、105、107が配置され、当該正方形を構成する各辺に沿うようにして当該各辺の中間位置に4個の光電子回収ダイオード102、104、106、108が配置されている。

#### [0077]

つまり、4個の変調電位印加ダイオード101、103、105、107と4個の光電子回収ダイオード102、104、106、108とは、正方形を構成する各辺に沿うようにして交互に配置されており、それらは点C(図3を参照する。)を対称の中心として点対称に配置されている。

#### [0078]

なお、受光素子100の寸法は、エピタキシャル層12や表面ドープ層13などにおけるP型不純物濃度と所望の動作電圧とに応じて決定されるべきであるが、実用上は、例えば、平面視において一辺の長さL1(図3を参照する。)が10乃至50 $\mu$ mの正方形、即ち、10乃至50 $\mu$ m角であることが想定される。

## [0079]

次に、図4には、本発明による受光素子の実施の形態の他の例の平面構造説明図(図3 に相当する図面である。)が示されている。

## [0080]

この受光素子200は、受光素子100の構造と比較すると、4個の変調電位印加ダイオードと4個の光電子回収ダイオードとの配置がそれぞれ入れ替えられており、受光素子100における変調電位印加ダイオードならびに光電子回収ダイオードの配置と相補関係にある。

## [0081]

具体的には、受光素子 200 においては、平面視において正方形の領域である表面ドープ層 13 において、当該正方形の四隅にそれぞれ 4 個の光電子回収ダイオード 102、104、106、108 が配置され、当該正方形を構成する各辺に沿うようにして当該各辺の中間位置に 4 個の変調電位印加ダイオード 101、103、105、107 が配置されている。

## [0082]

つまり、4個の変調電位印加ダイオード101、103、105、107と4個の光電子回収ダイオード102、104、106、108とは、正方形を構成する各辺に沿うようにして交互に配置されており、それらは点C(図4を参照する。)を対称の中心として点対称に配置されている。

## [0083]

即ち、受光素子200における8個のPN接合ダイオード101、102、103、104、105、106、107、108の配置は、受光素子100における8個のPN接合ダイオード101、102、103、104、105、106、107、108の配置を点Cを中心として45度回転させた配置に相当し、受光素子200は受光素子200と同様な動作を示す。

## [0084]

このため、以下の説明においては、図3に示す受光素子100の構成および作用について説明し、図4に示す受光素子200の構成および作用については、図3に示す受光素子100の説明を援用してその説明を省略する。

#### [0085]

以下に、図3および図5を参照しながら、図3に示す受光素子100の動作について説明するものとする。

## [0086]

まず、受光素子100の変調電位印加ダイオード101、103、105、107にそ

10

20

30

40

れぞれ印加される電圧(印加電圧) V1、 V2、 V3、 V4 を全て電圧 VPL とすれば、 受光素子 100 で発生したほぼ全ての光電子は 4 つの光電子回収ダイオード 102、 10 4、 106、 108 のいずれかに到達する。

#### [0087]

この場合、光電子は電離後、静電ポテンシャルの勾配に従って当該光電子に最も近い光電子回収ダイオードに到達すると考えられ、光電子回収ダイオードの位置に依存した空間解像度が得られることになる。即ち、単一の受光素子100は、概ね4画素分の空間解像度を有することになる。

## [0088]

一方、受光素子100の変調電位印加ダイオード101、103、105、107にそれぞれ印加される電圧(印加電圧)V1、V2、V3、V4を全てVPH(5 V以上)とすると、受光素子100で発生したほぼ全ての光電子は変調電位印加ダイオード102、104、106、108のいずれかに吸収され、光電子回収ダイオードにはごく一部の光電子のみしか到達しないので光感度はほぼ無くなる。

### [0089]

また、変調電位印加ダイオード101、103、105、107にそれぞれ印加される電圧(印加電圧)V1、V2、V3、V4として、全てに同じパルス状の電圧を周期的に与えるものとすると、単相の変調光復調器として動作する。なお、この動作は、図1に示した従来の受光素子10の動作と等価である。

## [0090]

## [0091]

この場合には、印加電圧 V 1 として電圧 V P H (6 V) の電圧を印加された変調電位印加ダイオード 1 0 1 の周囲には広い静電ポテンシャルの谷(符号 P 5 で示す破線円を参照する。)が生成され、静電ポテンシャルの谷 P 5 の領域たる変調電位印加ダイオード 1 0 1 から L 2 の距離にある 2 つの光電子回収ダイオード 1 0 2 、 1 0 8 に向う光電子を吸引する。

### [0092]

そのため、この2つの光電子回収ダイオード102、108の光電子回収率は相当に低くなる。

## [0093]

一方、変調電位印加ダイオード 101 による静電ポテンシャルの谷 P5 の影響は距離の 2 乗で減衰するので、距離 L2 より 2 . 2 倍程度長い変調電位印加ダイオード 101 から L3 の距離にある 2 つの光電子回収ダイオード 104 、 106 に対しては、静電ポテンシャルの谷 P5 の影響は遥かに薄れ、 2 つの光電子回収ダイオード 104 、 106 のそれぞれ静電ポテンシャル(符号 P6 、 P7 でそれぞれ示す破線円を参照する。)が優位となって光電子を吸引する。

#### [0094]

このため、この2つの光電子回収ダイオード104、106の光電子回収率は、光電子回収ダイオード102、108の光電子回収率の概ね5倍程度となる。

#### [0095]

なお、図 5 において符号 P 8 、 P 9 、 P 1 0 でそれぞれ示す破線円は、印加電圧 V 2 、 V 3 、 V 4 としてそれぞれ電圧 V P L (0 V)の電圧を印加された変調電位印加ダイオード 1 0 3 、 1 0 5 、 1 0 7 周辺の静電ポテンシャルの広がり示すものである。

#### [0096]

上記においては印加電圧V1として電圧VPH(6V)の電圧を印加した場合について説明したが、この 6Vの電圧値は本発明の理解を容易にするための便宜的に設定した電圧値であり、印加電圧V1を適切な電圧に調整することによって、L3の距離にある 2 つの

10

20

30

40

光電子回収ダイオード 104、106への静電ポテンシャルの谷 P5の影響をある範囲で調整することが可能である。

## [0097]

即ち、印加電圧 V 1 として印加する電圧値を適宜に選択することにより、受光素子 1 0 0 の全範囲、即ち、一辺の長さが L 1 の正方形で囲まれた領域に照射される光線束で生じる光電子を 1 0 0 % としたときに、例えば、印加電圧 V 1 を印加した変調電位印加ダイオード 1 0 1 に約 5 0 %の光電子が回収され、変調電位印加ダイオード 1 0 1 から距離 L 3 にある 2 つの光電子回収ダイオード 1 0 4 、 1 0 6 のそれぞれに約 2 0 %以上の光電子が回収され、変調電位印加ダイオード 1 0 2 、 1 0 8 のそれぞれに約 5 %以下の光電子が回収されるように調整することが可能である。

[0098]

なお、絶対値としての最適な印加電圧は製造プロセスなどに依存してバラツキがあるが、半導体層を積層して構成された受光素子100の構造は、半導体構造において極めて安定した要素であり、各PN接合ダイオードごと、あるいは、各受光素子100ごとでの差異は極めて少ないものとなる。

[0099]

図 5 を参照しながら行った上記説明においては、受光素子 1 0 0 において、印加電圧 V 1 として電圧 V P H (6 V) の電圧を印加し、印加電圧 V 2 、 V 3 、 V 4 としてそれぞれ電圧 V P H (6 V) の電圧を印加した場合の状態を説明したが、印加電圧 V 2 として電圧 V P H (6 V) の電圧を印加し、印加電圧 V 1 、 V 3 、 V 4 としてそれぞれ電圧 V P L (0 V) の電圧を印加した場合についても、上記において説明した場合と同様である。

[0100]

即ち、印加電圧V2として電圧VPH(6V)の電圧を印加し、印加電圧V1、V3、V4としてそれぞれ電圧VPL(0V)の電圧を印加した場合には、変調電位印加ダイオード103に静電ポテンシャルの谷が広がり、2つの光電子回収ダイオード102、104は光感度を失い、残り2つの光電子回収ダイオード106、108は光感度を有することになる。

[0101]

同様に、印加電圧V3として電圧VPH(6V)の電圧を印加し、印加電圧V1、V2、V4としてそれぞれ電圧VPL(0V)の電圧を印加した場合には、変調電位印加ダイオード105に静電ポテンシャルの谷が広がり、2つの光電子回収ダイオード104、106は光感度を失い、残り2つの光電子回収ダイオード102、108は光感度を有することになる。

[0102]

そして、印加電圧 V 4 として電圧 V P H (6 V) の電圧を印加し、印加電圧 V 1 、 V 2 、 V 3 としてそれぞれ電圧 V P L (0 V) の電圧を印加した場合には、変調電位印加ダイオード 1 0 7 に静電ポテンシャルの谷が広がり、 2 つの光電子回収ダイオード 1 0 6 、 1 0 8 は光感度を失い、残り 2 つの光電子回収ダイオード 1 0 2 、 1 0 4 は光感度を有することになる。

[0103]

即ち、印加電圧V1、V2、V3、V4として、そのいずれか一つに電圧VPH(6V)を印加し、それ以外に電圧VPL(0V)を印加した場合には、印加電圧として電圧VPH(6V)を印加された変調電位印加ダイオードからL2の距離にあるL20の光電子回収ダイオードの光感度が失われ、印加電圧として電圧L20の光電子回収ダイオードの光感度は良好となる。

[0104]

なお、本発明による受光素子においては、図3ならびに図4に示すように、変調電位印 加ダイオードと光電子回収ダイオードとを対称性の良い配置にすることが好ましく、また 10

20

30

40

、変調電位印加ダイオードならびに光電子回収ダイオード以外の他の回路要素についても 、対称性の良い配置とすることが好ましい。

#### [0105]

こうした対称性の良い配置が崩れると、電子回収効率の低下や非対称、非線形な特性を 有することになる恐れがあるが、そうした点が問題にならないようであれば、変調電位印 加ダイオードと光電子回収ダイオードやその他の回路要素を必ずしも対称性の良い配置と するには及ばない。

#### [0106]

また、図3に示す受光素子100ならびに図4に示す受光素子200の中央、即ち、受 光素子100ならびに受光素子200における対称の中心たる点Cの領域には、PN接合 ダイオードが配置されない空間がある。

## [0107]

この空間に別途の目的で PN接合ダイオードなどを配置することも可能ではあるが、後述する図 1 4 ならびに図 1 5 に示すように、例えば、画素読み出し回路などを配置することが好ましい。

#### [0108]

なお、上記において説明したように光電子回収ダイオード102、104、106、1 08はそれぞれ独立しており、それぞれの寄生容量および等価回路的に各ダイオードと並 列に接続される容量成分が、回収された光電子の蓄積場所として用いられて電荷ー電圧変 換の機能を兼ね備えている。

#### [0109]

次に、図6には、受光素子100において、印加電圧V1、V2として電圧VPH(4 V)の電圧を印加し、印加電圧V3、V4としてそれぞれ電圧VPL(0V)の電圧を印加し、4つの変調電位印加ダイオードのうち2つの変調電位印加ダイオード101、10 3 に静電ポテンシャルの谷P11を広げた状態を示している。

## [0110]

この場合には、印加電圧として電圧 VPH(4V)の電圧の印加された 2つの変調電位印加ダイオード 101、 103 に挟まれた光電子回収ダイオード 102 の光電子回収率は極めて低くなり、 2つの変調電位印加ダイオード 101、 103 から最も離れた対極に位置する光電子回収ダイオード 106 の光電子回収率は高く、 2つの変調電位印加ダイオード 101、 103 に対して光電子回収ダイオード 102 よりも遠く、かつ、光電子回収ダイオード 106 よりも近い中間距離に位置する 2つの光電子回収ダイオード 104、 108 は中間的な光電子回収率となる。

## [0111]

数値でいうならば、例えば、受光素子100の全範囲、即ち、一辺の長さがL1の正方形で囲まれた領域に照射される光線束で生じる光電子を100%としたとき、印加電圧として4 Vの電圧の印加された変調電位印加ダイオード101に約25%の光電子が回収され、印加電圧として4 Vの電圧の印加された変調電位印加ダイオード103に約25%の光電子が回収され、光電子回収ダイオード104に約10%の光電子が回収され、光電子回収ダイオード106に約30%の光電子が回収される。

## [0112]

なお、図6において符号 P 1 2 、P 1 3 でそれぞれ示す破線円は、印加電圧 V 3 、V 4 としてそれぞれ電圧 V P L (0 V) の電圧を印加された変調電位印加ダイオード 1 0 5 、1 0 7 周辺の静電ポテンシャルの広がり示すものである。

#### [0113]

また、図6において符号P14で示す破線円は、光電子回収ダイオード106の静電ポテンシャルの広がり示すものである。

## [0114]

ここで、図5ならびに図6を参照しながら説明した変調電位印加ダイオードへの電圧の

20

10

30

40

印加方法は、所望する動作モードにより選択すればよく、変調電位印加ダイオードの印加電圧たる電圧VPHおよび電圧VPLを調整することにより、光の利用効率や分別能力、即ち、光感度を失わせた光電子回収ダイオードの信号と光感度を有する光電子回収ダイオードの信号との比を最適化することが可能である。

### [0115]

一般的には、変調電位印加ダイオードへ印加する印加電圧たる電圧VPHと電圧VPLとの差、即ち、振幅を大きめに設定すると、光利用効率は低下するが分別能力が向上する傾向となり、それとは逆に、変調電位印加ダイオードへ印加する印加電圧たる電圧VPHと電圧VPLとの差、即ち、振幅を小さめに設定すると、光利用効率は向上するが分別能力が低下する傾向になり、実験的に所望の動作モードに最適な印加電圧を求めることができる。

# [0116]

なお、受光素子100において、4個の変調電位印加ダイオードのなかで任意の3個の変調電位印加ダイオードに対し、高い印加電圧として電圧VPH(例えば、4Vである。)を印加することも可能である。具体的には、例えば、印加電圧V1、V3、V4としてそれぞれ電圧VPH(4V)の電圧を印加し、印加電圧V2として電圧VPL(0V)の電圧を印加する場合などである。

#### [0117]

この場合にも、受光素子100においては、上記に説明したと同様な光電子の回収が行われることは勿論である。

### [0118]

次に、図7には、図3に示す受光素子100の構成を基本単位として、これら基本単位 が多数縦横に配列するようにした受光素子の構成例を示している。

#### [0119]

なお、図示を簡易化して本発明の理解を容易にするために、図7においてはPN接合ダイオードにより構成される変調電位印加ダイオードD1(101、103、105、107)および光電子回収ダイオードD2(102、104、106、108)のみを簡素化して図示し、他の構成の図示は省略した。

#### [0120]

図7に示す受光素子300において破線で囲まれた領域A1内の構成が、図3に示す受 光素子100の構成と同一の構成を備えた基本単位Uである。

## [0121]

そして、図7に示す受光素子300において一点鎖線で囲まれた領域A2が、反復複写配置によって受光素子300の領域全体を構成する単位である。

## [0122]

即ち、図7に示す受光素子300において、一点鎖線で囲まれた領域A2の右隣の一点鎖線で囲まれた領域A3、一点鎖線で囲まれた領域A3の下側の一点鎖線で囲まれた領域A4および一点鎖線で囲まれた領域A2の下側の一点鎖線で囲まれた領域A5は、それぞれ一点鎖線で囲まれた領域A2と同じ構成を備えている。

#### [0123]

てこで、受光素子300の一点鎖線で囲まれた領域A2には、破線で囲まれた領域A1内の構成である基本単位Uが含まれるとともに、図7上において変調電位印加ダイオード103を挟んで光電子回収ダイオード102が左右対称配置されるように光電子回収ダイオード105を挟んで光電子回収ダイオード106が左右対称配置されるように光電子回収ダイオード105を挟んで光電子回収ダイオード106が左右対称配置されるように光電子回収ダイオード106がさらに1個配置され、図7上において変調電位印加ダイオード105を挟んで光電子回収ダイオード104がさらに1個配置され、図7上において変調電位印加ダイオード107を挟んで光電子回収ダイオード108が上下対称配置されるように光電子回収ダイオード108がさらに1個配置されている。

10

20

30

#### [0124]

従って、領域A2の一部と領域A3の一部とにより構成さる二点鎖線で示す領域A6において、基本単位Uの左右鏡像配列が形成されることになる。

#### [0125]

同様に、領域A2の一部と領域A5の一部とにより構成さる三点鎖線で示す領域A7において、基本単位Uの上下鏡像配列が形成されることになる。

#### [0126]

ここで、基本単位 U を構成する 8 個の P N ダイオードを画素とすると、基本単位に隣接 した領域も鏡像ではあるが画素が構成され、空間解像力は水平垂直方向それぞれ 2 倍にな る。

[0127]

なお、上記したように、この図 7 においては P N 接合ダイオード以外の増幅器や配線などの図示を省略したが、実際には、受光素子 3 0 0 を構成する全ての変調電位印加ダイオード 1 0 1 は互いに直接金属配線で接続され、受光素子 3 0 0 を構成する全ての変調電位印加ダイオード 1 0 3 は互いに直接金属配線で接続され、受光素子 3 0 0 を構成する全ての変調電位印加ダイオード 1 0 5 は互いに直接金属配線で接続され、受光素子 3 0 0 を構成する全ての変調電位印加ダイオード 1 0 7 は互いに直接金属配線で接続されていて、変調電位印加ダイオード 1 0 1、1 0 3、1 0 5、1 0 7 にそれぞれ印加される印加電圧 V 1、 V 2、 V 3、 V 4 は、それぞれ受光素子 3 0 0 全体、即ち、画素全体に一斉に印加される。

[0128]

一方、全ての光電子回収ダイオード102、104、106、108には、それぞれ全て独立な増幅器、リセット回路、選択回路などが接続されているものであって、これにより所望の走査制御が行うことが可能な撮像素子が構成される。

#### [0129]

次に、図8には、受光素子300において、印加電圧V1として電圧VPHの電圧を印加し、印加電圧V2、V3、V4として電圧VPLの電圧を印加した場合を示す動作の説明図が表されている。

#### [0130]

なお、図8において、符号P15で示す破線円は印加電圧V1として電圧VPHの電圧を印加された変調電位印加ダイオード101周辺の静電ポテンシャルの広がり示すものである。また、黒く塗りつぶした光電子回収ダイオード102、108は光感度を持たないことを示している。

[0131]

また、図 9 には、受光素子 3 0 0 において、印加電圧 V 2 として電圧 V P H の電圧を印加し、印加電圧 V 1 、 V 3 、 V 4 として電圧 V P L の電圧を印加した場合を示す動作説明図が表されている。

## [0132]

なお、図9において、符号P16で示す破線円は印加電圧V2として電圧VPHの電圧を印加された変調電位印加ダイオード103周辺の静電ポテンシャルの広がり示すものである。また、黒く塗りつぶした光電子回収ダイオード102、104は光感度を持たないことを示している。

[0133]

図8ならびに図9に示すように、電圧VPHの電圧を印加した変調電位印加ダイオードの周囲の光電子回収ダイオード(図8においては光電子回収ダイオード102、108であり、図9においては光電子回収ダイオード102、104である。)の感度が失われ、対極に位置する変調電位印加ダイオード(図8においては変調電位印加ダイオード105であり、図9においては変調電位印加ダイオード107である。)の周囲の光電子回収ダイオード(図8においては光電子回収ダイオード104、106であり、図9においては光電子回収ダイオード106、108である。)の感度は保たれることになる。

10

20

30

50

#### [0134]

なお、図示は省略するが、受光素子300において、印加電圧V3として電圧VPHの電圧を印加するとともに印加電圧V1、V2、V4として電圧VPLの電圧を印加した場合や、印加電圧V4として電圧VPHの電圧を印加するとともに印加電圧V1、V2、V3として電圧VPLの電圧を印加した場合も、図8ならびに図9に示す場合と同様に、電圧VPHの電圧を印加した変調電位印加ダイオード周辺の光電子回収ダイオードの感度は失われる。

### [0135]

次に、図10(a)は、図5、図7、図8、図9で説明した印加電圧V1、V2、V3、V4のうちのいずれか一つに電圧VPHの電圧のパルス電圧を印加する場合の時系列を示したタイミングチャートである。

#### [0136]

即ち、図10(a)に示すように、印加電圧V1としてパルス電圧PL1、次に印加電圧V2としてパルス電圧PL2、次に印加電圧V3としてパルス電圧PL3、次に印加電圧V4としてパルス電圧PL4というように、パルスデューティ25%のパルスで印加電圧V1、V2、V3、V4にパルス電圧を順次に印加して、変調電位印加ダイオード101、103、105、107を順次に動作させる。

# [0137]

その結果として、図10(b)に示すように、光電子回収ダイオード102、104、 106、108の出力信号S1、S2、S3、S4として、それぞれE1、E2、E3、 E4で示したような受光効率に従った当該時間に、当該受光素子全体に照射された光に対 応する光電子が回収された結果が出力され、寄生容量あるいはその他の回路要素に含まれ る容量の電圧として蓄積される。

#### [0138]

なお、光感度を持つ位相角は、光電子回収ダイオード102が180度~0度の範囲(符号E1を参照する。)となり、光電子回収ダイオード104が90度~270度の範囲(符号E2を参照する。)となり、光電子回収ダイオード106は光電子回収ダイオード102の逆位相(符号E3を参照する。)となり、光電子回収ダイオード108は光電子回収ダイオード104の逆位相(符号E4を参照する。)となる。

### [0139]

ここで、図11には、受光素子300における光電子回収ダイオード102、104、106、108の有効な受光領域を示し、基本単位Uの領域を注目する画素とするとき、光電子回収ダイオード102の周囲の領域A8、光電子回収ダイオード104の周囲の領域A9、光電子回収ダイオード108の周囲の領域A10、光電子回収ダイオード108の周囲の領域A11が、それぞれ光感度を持つ領域である。

## [0140]

ここで、印加電圧 V 1、 V 2、 V 3、 V 4 として、  $\overline{\text{O}}$  1  $\overline{\text{O}}$  (a) に示したパルス列の電圧が変調電位印加ダイオード 1  $\overline{\text{O}}$  1、 1  $\overline{\text{O}}$  3、 1  $\overline{\text{O}}$  5、 1  $\overline{\text{O}}$  7にそれぞれ印加されると、基本単位  $\overline{\text{U}}$  における領域  $\overline{\text{A}}$  8、  $\overline{\text{A}}$  9、  $\overline{\text{A}}$  1  $\overline{\text{O}}$  、  $\overline{\text{A}}$  1  $\overline{\text{O}}$  光感度領域は、  $\overline{\text{O}}$  1  $\overline{\text{O}}$  1 において時計回りで切り替わる。

## [0141]

さらに詳細に説明すれば、受光素子300への光線の侵入角度や電子の散乱などに依存した位置の不確定さにより受光領域の重なりはあるが、本発明による受光素子の時間的な感度変調と感度領域の位置依存性とは互いに従属しており独立ではない。

# [0142]

例えば、図11において、画素の受光領域としての基本単位Uの上半分の反射率が低く、かつ、下半分の反射率が高い被写体では、光電子回収ダイオード102に回収された光電子数と光電子回収ダイオード106に回収された光電子数とで評価されるべき0度と180度の位相差分が、光電子回収ダイオード106で本来より多く、また、光電子回収ダイオード102で本来より少なくなるため、誤った評価結果が得られることになる。この

10

20

30

40

問題は、1枚の取得画像だけで解決するのは困難である。

#### [0143]

[0144]

この図12(b)に示す4個の受光効率と上記した図10(b)に示す4個の受光効率とを比較すると、光電子回収ダイオード102と光電子回収ダイオード106との関係と、光電子回収ダイオード104と光電子回収ダイオード108との関係とが入れ替わっている。

#### [0145]

具体的には、図10(a)に示す印加電圧のパルス列においては、位相角0度が光電子回収ダイオード106、位相角180度が光電子回収ダイオード102、位相角90度が光電子回収ダイオード1008であるが、図12(a)に示す印加電圧のパルス列においては、位相角0度が光電子回収ダイオード102、位相角180度が光電子回収ダイオード106、位相角90度が光電子回収ダイオード108、位相角270度が光電子回収ダイオード104となる。

[0146]

即ち、時間的な感度変調と感度領域の位置依存性とは互いに従属しているが、変調電位 印加ダイオードへ印加する印加電圧のパルス列の与え方で交換が可能であり、少なくとも 静止した被写体を対象とするならば、2枚の画像を加算処理することで位置依存性はほぼ 完全に補償される。

[0147]

さらに、光電子回収ダイオード102と光電子回収ダイオード106とよりなる組と、 光電子回収ダイオード104と光電子回収ダイオード108とよりなる組との位相を入れ 替えたパルス列を用意すれば、さらなる完全な補償が可能になる。

[0148]

なお、移動被写体に関する補償については、その補償は上記において説明したほど簡単ではなく、任意な移動被写体での完全な補償は困難である。

[0149]

しかしながら、本発明による受光素子の構造は極めて単純であるため、本発明による受 光素子を高い密度で画素として実装した小型な高解像撮像素子を実現することは容易であ り、そのメリットを生かすことで高速な画面走査回路を周辺部に集積することは困難では ない。当然のことではあるが、画像取得時間が短くなるほど、移動被写体による計測誤差 は減少する。

[0150]

次に、図13(a)には、本発明による受光素子100、200、300の各変調電位印加ダイオードに印加する印加電圧V1、V2、V3、V4として電圧VPHと電圧VPLの振幅を持つ正弦波電圧を印加する場合の時系列を示したタイミングチャートが示されており、また、図13(b)には、光電子回収ダイオードの受光効率のタイミングチャートが示されている。

[0151]

ここで、印加電圧 V 1 、 V 2 、 V 3 、 V 4 へ印加する正弦波電圧は、それぞれ波形 W 1 、 W 2 、 W 3 、 W 4 で示す 4 位相の正弦波電圧である。

[0152]

10

20

30

変調電位印加ダイオードの周囲にできる静電ポテンシャルの谷の深さは、変調電位印加ダイオードへの印加電圧の平方根に比例するので、光電子回収ダイオード102、104、106、108の受光効率をそれぞれ示す波形W5、W6、W7、W8は若干の歪みを呈するが、基本動作としての位相変調にはなんらの問題はない。

## [0153]

即ち、本発明による受光素子100、200、300においては、このようなに正弦波電圧での動作が可能であるため、変調電位印加ダイオードへ印加する電圧を非常に高周波にすることが可能である。

## [0154]

### 【実施例】

#### [0155]

図14には、本発明による受光素子を集積回路とする場合のレイアウト例が示されている。

#### [0156]

図7の領域A2に示したように、4つの変調電位印加ダイオード101、103、105、107と8つの光電子回収ダイオード102(2個)、104(2個)、106(2個)、108(2個)が機能的な反復配置の最小単位であり、図14にはその機能的な反復配置の最小単位のみを示している。

## [0157]

この機能的な反復配置の最小単位は、さらに4つのサブ領域に分割でき、サブ領域は1つの変調電位印加ダイオード101、隣接する2つの光電子回収ダイオード102、108の信号をリセット、増幅、選択するための回路要素領域400で構成される。

#### [0158]

回路要素領域400には、一般的な3トランジスタ型画素読み出し回路などが2組包含され、光電子回収ダイオード102、108とは金属配線402、404により接続される。

## [0159]

こうしたサブ領域を縦横に複写し、縦2領域、横2領域をそれぞれ配列することで、レイアウト上は機能的な反復配置の最小単位全体を配置できる。

#### [0160]

こうしたレイアウトの受光素子を撮像素子として走査読み出しを行なうためには、制御線や読み出し線が必要であり、それらの金属配線は回路要素領域400の上を通過する形式が最も効率よく配線できるので、横方向に制御線の配線406と縦方向に読み出し線および電源線よりなる配線408とは、回路要素領域400上で交差するような配置になる

# [0161]

なお、制御線と読み出し線および電源線とを縦方向とするか横方向とするかは読み出し 方法により任意に選択されるので、上記は便宜的な例である。

# [0162]

変調電位印加ダイオードに接続する金属配線 4 1 0 の方向も任意であるが、図 1 4 においては便宜的に横方向とした。

# [0163]

なお、本来、配線は図示した領域の上下左右を貫く線であるが、このように図示すると 配線下の要素が見えなくなるので、図14においては、説明に必要な符号101、102 10

20

30

40

、108、400、402、404で示す各構成要素の直上の配線は適宜に除去した形で 図示した。

## [0164]

次に、図15には、本発明による受光素子を集積回路とする場合の他のレイアウト例が 示されている。

## [0165]

図15に示すレイアウトと図14に<u>示す</u>レイアウトとを比較すると、両者はほぼ同じレイアウトを備えているが、図15に示したレイアウトの例は、機能的な反復配置の最小単位をそのままレイアウト上の複写単位とした場合を示している。

## [0166]

この図15に示すレイアウトの特徴は、回路要素領域400が、その横方向の対辺に配置された光電子回収ダイオード104、108にそれぞれ金属配線412、414されている。

## [0167]

また、回路要素領域400の右隣の回路要素領域400′は、縦方向の対辺に配置された光電子回収ダイオード102、106にそれぞれ金属配線416、418されている。

#### [0168]

回路要素領域400(400')の対辺に配置された光電子回収ダイオードは、逆位相の復調を担っているので、当該回路要素領域400(400')ではアナログ的な演算による差分検出などを行うのに都合がよい。

#### [0169]

例えば、本願出願人による出願にかかる特開2008-89346号公報に記載された 構成などを組み込むことによって、背景光の除去などの機能を組み込むことが可能となる

## [0170]

なお、領域A2を反復配置した場合には、隣接する光電子回収ダイオードに配線する必要があるので、一部の回路要素領域400°、400°、は領域間を接続する金属配線420、422を適宜に変更配置する。

#### [0171]

次に、図16(a)には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。

## [0172]

この図16(a)に示す例は、1つの画素に対して3対のPN接合ダイオードを配置している。

## [0173]

具体的には、正三角形のそれぞれの頂点に変調電位印加ダイオードD1(図16(a)において「A」、「B」、「C」でそれぞれ示す。)を配置し、正三角形の各辺の中点にそれぞれ光電子回収ダイオードD2(図16(b)において「1」、「2」、「3」でそれぞれ示す。)を配置している。

#### [0174]

この図16(a)に示すレイアウトの撮像素子については、図16(b)に示す3位相のパルス列で各変調電位印加ダイオードD1を駆動すると(図16(b)における「A」、「B」、「C」は、図16(a)において「A」、「B」、「C」でそれぞれ示す変調電位印加ダイオードD1の印加電圧波形を示す。)、図16(b)に示したような受光効率の変化が得られる(図16(b)における「1」、「2」、「3」は、図16(a)において「1」、「2」、「3」でそれぞれ示す光電子回収ダイオードD2の受光効率波形をを示す。)。

# [0175]

次に、図17(a)(b)(c)には、本発明による受光素子を集積回路とする場合の他のレイアウト例が示されている。

10

20

30

40

#### [0176]

ここで、図17(a)および図17(b)に示すレイアウト例は、2位相での復調を可能とするPN接合ダイオードの配置例である。

## [0177]

具体的には、図17(a)に示す例は、1個の変調電位印加ダイオードD1に対して2個の光電子回収ダイオードD2を対称的に配置している。

#### [0178]

また、図17(b)に示す例は、1個の変調電位印加ダイオードD1に対して2個の光電子回収ダイオードD2を対称配置かつ交互配置して、高密度の実装を可能にしている。

#### [0179]

さらに、図17 (c)に示すレイアウト例は、図17 (a)のレイアウトの配置法に準じた方法で配置した例であり、4位相の復調を効果的に行なう配置である。

## [0180]

上記において説明した図3ならびに図4に示す配置では、位置と位相との従属性が問題となることがあるが、図17(a)ならびに図17(c)に示す配置では、位置依存性が少なくなる。

#### [0181]

なお、上記した実施の形態や実施例は、以下の(1)乃至(7)に説明するように変形 してもよい。

## [0182]

(1)上記した説明においては、変調電位印加ダイオードD1と光電子回収ダイオードとをそれぞれ4個ずつ備えた場合について示したが、変調電位印加ダイオードD1と光電子回収ダイオードとの数はそれぞれ4個ずつに限られるものではないことは勿論である。即ち、変調電位印加ダイオードD1と光電子回収ダイオードD2とは、それぞれ少なくとも2個以上を備えるようにすればよい。つまり、少なくもと2個の変調電位印加ダイオードD1と2個の光電子回収ダイオードD2とを設ければよく、変調電位印加ダイオードD1の個数や光電子回収ダイオードD2の個数は、設計条件などに応じて任意の数を選択してよい。

#### [0183]

(2)上記した説明においては、静電ポテンシャルを制御する機能を担わせる PN 接合ダイオードたる変調電位印加ダイオード D1 に印加する印加電圧の例として 0 乃至 6 V の電圧範囲を示したが、この電圧範囲はこれに限られるものではないことは勿論である。例えば、本願発明者による実験ならびに数値計算によれば、半導体基板 11 の基板電圧を基準として、-0. 6 乃至 +1 5 V の電圧範囲の直流電圧、-0. 6 乃至 +1 5 V の電圧範囲の交流電圧を印加するようにしてもよい。

# [0184]

(3)上記した説明においては、光電子を回収させる機能を担わせるPN接合ダイオードたる光電子回収ダイオードD2に接続される増幅器20の入力端の電圧は1乃至2Vの電圧範囲で初期化される旨を示したが、この電圧範囲はこれに限られるものではないことは勿論である。例えば、本願発明者による実験ならびに数値計算によれば、半導体基板11の基板電圧を基準として、+1乃至+5Vの電圧範囲に初期化されるようにすればよい

## [0185]

なお、光電子回収ダイオードD2に接続される増幅器20の入力端の電圧は、変調電位印加ダイオードD1への印加されるパルス電圧の中心程度の電圧に設定することが好ましい。

# [0186]

(4)上記した説明においては、本発明による受光素子を表面照射型素子として構成した場合について説明したが、これに限られるものではないことは勿論であり、本発明によ

10

20

30

る受光素子を裏面照射型素子、即ち、半導体基板 1 1 側からの光の照射である裏面光照射による光を受光する受光素子として構成してもよい。

### [0187]

なお、本発明による受光素子を裏面照射型素子として構成する際には、半導体基板 1 1 以外の構造は、上記において説明した本発明による受光素子を表面照射型素子として構成する場合と同一の構造を備えるようにすればよい。

## [0188]

[0189]

(5)上記した説明においては、変調電位印加ダイオードD1と光電子回収ダイオードD2とを配置する際にその配置が点対称となるように配置したが、これに限られるものではないことは勿論である。即ち、変調電位印加ダイオードD1と光電子回収ダイオードD2とを配置する際には、その配置が対称性を有するように配置することが好ましいが、必ずしも厳密に対称性を維持するようにしなくてもよい。また、対称に配置する際にも、点対称に限られるものではなく、線対称などの対称性であってもよい。

#### [0190]

(6)上記した説明においては、変調電位印加ダイオードD1と光電子回収ダイオードD2とを配置する際にその配置が交互に位置するように配置したが、これに限られるものではないことは勿論である。即ち、変調電位印加ダイオードD1と光電子回収ダイオードD2とを配置する際には、その配置が交互に位置するように配置することが好ましいが、必ずしも厳密に交互に配置しなくてもよい。

## [0191]

(7)上記した実施の形態、実施例ならびに上記した(1)乃至(6)に示す変形例は、適宜に組み合わせるようにしてもよいことは勿論である。

【産業上の利用可能性】

## [0192]

本発明は、高速な応答を要求される固体撮像素子、例えば、TOF(光飛行時間計測)型距離画像センサーなどを構成する受光素子として利用することができる。

【符号の説明】

## [0193]

- 10、100、200、300 受光素子
- 11 半導体基板
- 12 エピタキシャル層
- 13 表面ドープ層
- 14、15 N型領域
- 16、17 高濃度N型拡散領域
- 18 パルス発振器
- 19 リセットトランジスタ
- 20 增幅器
- 2 1 パルス発振器
- 101、103、105、107 変調電位印加ダイオード
- 102、104、106、108 光電子回収ダイオード
- 400、400′、400′′、400′′′ 回路要素領域
- 402, 404, 410, 412, 414, 416, 418, 420, 422

## 金属配線

406、408 配線


20

10


30


50


【図10】




【図13】













【図4】













【図8】









【図14】




【図15】





【図17】



## フロントページの続き

(72)発明者 市川 道教

東京都板橋区成増3-46-8 ブレインビジョン株式会社内

(72)発明者 谷手 隆紀

東京都千代田区神田小川町2-2 UIビル7F ブレインビジョン株式会社内

(72)発明者 池野 良平

東京都目黒区中目黒2-9-13 スタンレー電気株式会社内

(72)発明者 バート ディエリクス

ベルギー王国、2600 アントワープ、ジェネラル カピアモントストラット 11 カエレステ シーブイビーエー内

# 審査官 濱田 聖司

(56)参考文献 米国特許第7564022 (US, B1)

特開2007-335596 (JP, A) 特開平10-293851 (JP, A)

特開平10-50967 (JP, A)

(58)調査した分野(Int. Cl., DB名)

H01L 31/00-31/20

H01L 27/14-27/148

G01J 1/00- 1/60